# BEST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-229605

(43) Date of publication of application: 16.08.2002

(51)Int.Cl.

G05B 13/02

G05B 13/04

(21)Application number: 2001-026766

(71)Applicant: YASKAWA ELECTRIC CORP

(22)Date of filing:

02.02.2001

(72)Inventor: CHO BUNNO


KAKO YASUHIKO

# (54) FEEDBACK CONTROL DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a dead time compensation feedback control device capable of constituting a stable control system for an instable control object without generating steady deviation for a control object having a pole of s=0.

SOLUTION: In this feedback control device for making a control output follow a desired input for the control object 3 in which dead time exists in an input or an output, a difference of the control output and an output of a dead time element 6 of the control object 3 is inputted in a compensator 8 of an observer, an output of the compensator 8 of the observer and a control input are added and the obtained value is inputted in a predictive model 5 of the control object 3, the observer 10 is constituted so as to input an output of the predictive model 5 of the control object 3 in the dead time element 6 of the control object 3 on one side and to make the output as a predictive value of the control output on the other side, the predictive value of the control output is subtracted from the desired input, the obtained value is inputted in a controller 2 and an output of the controller 2 is determined for the control input.



# LEGAL STATUS

[Date of request for examination]

04.07.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

3804061

[Date of registration]

19.05.2006

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-229605 (P2002-229605A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

G 0 5 B 13/02 13/04 G 0 5 B . 13/02 13/04 C 5H004

審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号

(22)出願日

特願2001-26766(P2001-26766)

平成13年2月2日(2001.2.2)

(71)出顧人 000006622

株式会社安川電機

休式云在女川电债

福岡県北九州市八幡西区黒崎城石2番1号

(72)発明者 張 文農

福岡県北九州市八幡西区黒崎城石2番1号

株式会社安川電機内

(72)発明者 加来 靖彦

福岡県北九州市八幡西区黒崎城石2番1号

株式会社安川電機内

Fターム(参考) 5H004 GA04 GA10 JB21 KA72 KB02


KB04 KC24 KC27 LA03 LA20

# (54) 【発明の名称】 フィードバック制御装置

# (57)【要約】

【課題】 s=0の極をもつ制御対象に対しても、定常偏差が生じず、不安定な制御対象に対しても安定な制御系を構成できるむだ時間補償フィードバック制御装置を提供する。

【解決手段】 入力あるいは出力にむだ時間が存在する制御対象3に対して、制御出力を目標入力に追従させるようにしたフィードバック制御装置において、前記制御出力と制御対象の無駄時間要素6の出力との差をオブザーバの補償器8に入力し、このオブザーバの補償器8の出力と制御入力を加算して前記制御対象の予測モデル5に入力し、前記制御対象の予測モデル5の出力を、一方では前記制御対象のむだ時間要素6に入力し、他方では前記制御出力の予測値とするように前記オブザーバ10を構成し、前記目標入力から制御出力の予測値を減じて制御器2に入力し、前記制御器2の出力を前記制御入力とする。



【特許請求の範囲】

【請求項1】 入力あるいは出力にむだ時間が存在する制御対象に対して、制御出力を目標入力に追従させるようにしたフィードバック制御装置において、前記制御出力と制御対象の無駄時間要素の出力との差をオブザーバの補償器に入力し、このオブザーバの補償器の出力と制御入力を加算して前記制御対象の予測モデルに入力し、前記制御対象の予測モデルの出力を、一方では前記制御出力の予測値とするように前記オブザーバを構成し、前記目標入力から前記制御出力の予測値を減じて制御器に入力し、前記制御器の出力を前記制御入力とすることを特徴とするフィードバック制御装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、入出力にむだ時間 が存在する制御対象に対してフィードバック制御を行う 制御装置に関する。

#### [0002]

【従来の技術】サーボやプロセスなどほとんどの制御系 20 において入力あるいは出力にむだ時間が存在する。図4 は従来のフィードバック制御系のブロック線図である。\*

2

\*図4において、2は通常の制御器(例えばPID制御器など)、3はむだ時間を含む制御対象である。このような制御系では、むだ時間要素の位相が遅れるため、制御器のゲインを上げられなく、十分な応答特性が得られない。ここで、むだ時間に対する補償制御が必要になってくる。従来、むだ時間に対する補償のために図5のようなスミス補償器がよく用いられている。図5において、5は制御対象の予測モデル、6はむだ時間要素である。制御入力とフィードバック信号に注目すると、図5の制御系を等価的に図2のように書き直すことができる。図2により、フィードバック系の安定性はむだ時間がない系と同様になり、制御器C(s)のゲインを上げられ、制御出力yを目標入力rに精度よく追従することができる。

#### [0003]

【発明が解決しようとする課題】前記従来のスミス法の外乱除去特性を考察してみる。図6のように制御入力端に外乱 d が存在するとし、外乱 d から制御出力 y までの伝達関数は

【0004】 【数1】

$$\frac{y(s)}{d(s)} = \frac{P(s)e^{-Ls}}{1 + C(s)P(s)} + \frac{C(s)P(s)e^{-Ls}}{1 + C(s)P(s)} \Big[ P(s) - P(s)e^{-Ls} \Big] \qquad (1)$$

で与えられる。ステップ外乱 d(s) = 1 / s に対する制御出力 y の定常値を y s d とすると、

$$y_{sd} = \lim_{t \to \infty} y(t) = \lim_{t \to 0} sy(s)$$

$$= \lim_{t \to \infty} \left\{ \frac{P(s)e^{-ts}}{1 + C(s)P(s)} + \frac{C(s)P(s)e^{-ts}}{1 + C(s)P(s)} [P(s) - P(s)e^{-ts}] \right\}$$
(2)

となる。C(s)が積分器をもっていれば、

$$y_{sd} = \lim_{s \to 0} \left[ P(s) - P(s)e^{-Ls} \right] = L \lim_{s \to 0} sP(s) \qquad (3)$$

【0005】が成り立つ。もし、P(s)が s=0に極 40 をもつならば、 $y_{sd} \neq 0$  となる。すなわち、前記スミス 法では、s=0 の極をもつ制御対象に対して、定常偏差 が生じる。また、式 (1) より、P(s) が不安定ならば、どのような小さな外乱があっても出力は発散してしまう。この発明は、前記従来技術の有する問題点を解消するため、s=0 の極をもつ制御対象に対して、定常偏差が生じず、不安定な制御対象に対しても安定な制御系を構成できるむだ時間補償フィードバック制御装置を提供することを目的とする。

[0006]

40 【課題を解決するための手段】前記の目的を達成するために、本発明は、入力あるいは出力にむだ時間が存在する制御対象に対して、制御出力を目標入力に追従させるようにしたフィードバック制御装置において、前記制御出力と制御対象の無駄時間要素の出力との差をオブザーバの補償器に入力し、このオブザーバの補償器の出力と制御入力を加算して前記制御対象の予測モデルに入力し、前記制御対象の予測モデルの出力を、一方では前記制御対象のむだ時間要素に入力し、他方では前記制御出力の予測値とするように前記オブザーバを構成し、前記50 目標入力から前記制御出力の予測値を減じて制御器に入

(3)

力し、前記制御器の出力を前記制御入力とすることを特 徴とする。

[0007]

【発明の実施の形態】本発明の実施形態を図において説 明する。図1は本発明制御系の構成原理を示すブロック 線図である。図1において、2は制御器、3はむだ時間\*

$$\frac{y_f(s)}{u(s)} = P(s)$$

【0009】であるため、図1の制御系を等価的に図2 のように書き直すことができる。図1により、フィード バック系の安定性はむだ時間がない系と同様になり、制 御器C(s)のゲインを上げることができる。また、目※ \*を含む制御対象、5は制御対象の予測モデル、6はむだ 時間要素、8はオブザーバ10の補償器である。図1よ り、制御入力uからフィードバック信号yfまでの伝達 関数は

[0008]

【数2】

• • • (5)

10※標入力 r から制御出力 y までの伝達関数は [0010] 【数3】

$$\frac{y(s)}{r(s)} = \frac{C(s)P(s)e^{-Ls}}{1 + C(s)P(s)}$$

【0011】となるので、制御器C(s)のゲインを上 げることにより出力yを目標入力rに精度よく追従する ことができる。外乱除去特性を考察するため、図3のよ 20 【数4】 うに制御入力端に外乱dを入れる。図3より、外乱dか★

★ら制御出力 v までの伝達関数は

[0012]

 $\frac{y(s)}{d(s)} = \frac{P(s)e^{-Ls}}{1 + C(s)P(s)} + \frac{C(s)P(s)}{1 + C(s)P(s)} \cdot \frac{P(s)e^{-Ls}}{1 + C_o(s)P(s)e^{-Ls}}$  $\cdots$  (6)

で与えられる。ステップ外乱 d(s) = 1/s に対する出力の定常値を $y_{ad}$ とす ると、

$$y_{sd} = \lim_{t \to \infty} y(t) = \lim_{s \to 0} sy(s)$$

$$= \lim_{t \to 0} \left\{ \frac{P(s)e^{-ts}}{1 + C(s)P(s)} + \frac{C(s)P(s)}{1 + C(s)P(s)} \cdot \frac{P(s)e^{-ts}}{1 + C_o(s)P(s)e^{-ts}} \right\}$$
 (7)

となる。制御器C(s)とオブザーバ補償器C。(s)がともに積分器をもって いれば、

$$y_{\rm ad} = 0 \qquad \qquad \cdot \cdot \cdot (8)$$

【0013】となる。すなわち、s=0の極をもつ制御 対象に対しても、定常偏差が生じない。また、式 (6) より、P(s)が不安定であっても、C(s)がP (s) を、Co(s) がP(s) e-Lsを安定すれば、出 力は発散しない。なお、式(5)より、入出力特性はC o(s)と関係しないので、P(s)e-Lsを安定するよ うにCo(s)のゲインを低く設定することができる。 [0014]

【発明の効果】以上のように本発明は、むだ時間システ ムのオブザーバを構成し、制御出力の予測値をフィード バック信号とすることにより、フィードバック制御部分 とオブザーバ部分に分離され、フィードバックループの 50 【図5】 スミス補償器を用いた制御系のブロック線図

安定性はむだ時間がない系と同様となり、制御ゲインを 40 上げられるため、制御系の応答性能をアップすることが できる。しかも、オブザーバが構成されているので、安 定な対象に限らず、外乱にも強い。

【図面の簡単な説明】

【図1】 本発明の制御系の構成原理を示すブロック線

【図2】 図1および図5の等価ブロック線図

図1において外乱を考慮した場合のプロック 【図3】 線図

従来のフィードバック制御系のブロック線図 【図4】

(4)

【図6】 図4において外乱を考慮した場合のブロック 線図


# 【符号の説明】

- 1、7 減算器
- 2 制御器
- 3 むだ時間を含む制御対象


4、9 加算器

- 5 制御対象の予測モデル
- 6 制御対象のむだ時間要素
- 8 オブザーバの補償器
- 10 オブザーバ


【図1】



【図3】




【図5】




【図2】

6



【図4】



【図6】

